Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

Schemat blokowy systemu złożonego z 2ch procesorów pBlaze

Moderatorzy: Jacek Bogusz, Moderatorzy

MaciejZakrzeski
-
-
Posty: 6
Rejestracja: 22 sty 2009, o 09:18
Lokalizacja: Warszawa

Schemat blokowy systemu złożonego z 2ch procesorów pBlaze

Postautor: MaciejZakrzeski » 22 sty 2009, o 11:30

poszukuje informacji na temat schematu blokowego systemu złożonego z 2ch procesorów pBlaze
a) realizacja współdzielonej pamięci programu w jednym bloku BRAM
b) realizacja separowanej pamięci programu w jednym bloku BRAM.

oraz opis sposobu adresowania i zakresy adresów dostępne dla każdego procesora w systemie.
Dziękuje

Awatar użytkownika
piotr_go
-
-
Posty: 159
Rejestracja: 27 sie 2004, o 12:18
Lokalizacja: far far away

Postautor: piotr_go » 22 sty 2009, o 13:35

Co prawda nie podaje schematu ale małą podpowiedź jak sam bym to zrobił.
Użył bym po prostu dual port ram :)
Jeden procek do jednego portu a drugi do drugiego.
Ze współdzieloną/separowaną pamięcią w tym przypadku nie powinieneś mieć problemu.

Piotr Czak
-
-
Posty: 22
Rejestracja: 1 lut 2009, o 20:07
Lokalizacja: Wejherowo

Postautor: Piotr Czak » 3 lut 2009, o 22:02

Hej,

rozwiązanie proste zgodnie z podpowiedzią (piotr_go), jeśli chodzi oczywiście o pamięć programu, czyli pamięć która będzie tylko odczytywana przez pblaze.
1. Pamięć współdzielona
pblaze_1 o magistrali adresowej 8 bitowej podpięty jest do portów "a" dual port ramu
pblaze_2 o magistrali adresowej 8 bitowej podpięty jest do portów "b" dual port ramu
oczywiście jest tylko odczyt.
2. Pamięć separowana
magistrale adresowe dual port ramu sa o jeden bit większe czyli 9 bitowe
pblaze_1 o magistrali adresowej 8 bitowej podpięty jest do portów "a" dual port ramu z tym że 9 bit magistrali adresowej "a" dual port ramu podpiety jest do '0'
pblaze_2 o magistrali adresowej 8 bitowej podpięty jest do portów "b" dual port ramu z tym że 9 bit magistrali adresowej "b" dual port ramu podpięty jest do '1'

skutkuje to tym że pblaze_1 odczytuje pozycje od 0 do 255 dual port ramu natomiast pblaze_2 odczytuje pozycje od 256 do 511. Pamięć programu jest separowana.

Pozdrawiam

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 3 gości