Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

Zaprojektuj potokowy układ obliczający wyrażenie FOUT

Moderatorzy: Jacek Bogusz, Moderatorzy

MaciejZakrzeski
-
-
Posty: 6
Rejestracja: 22 sty 2009, o 09:18
Lokalizacja: Warszawa

Zaprojektuj potokowy układ obliczający wyrażenie FOUT

Postautor: MaciejZakrzeski » 22 sty 2009, o 09:26

Witam
Czy może mi ktoś pomóc będę wdzięczny za Waszą pomoc nie jest to moja dziedzina studiuje informatyke i musze przejsc ten przedmiot :(

Zaprojektuj potokowy uklad obliczajacy wyrazenie FOUT. narysuj sch.
blokowy z umiejscowieniem rejestrow , okresl wielkosc opoznienia ukladu
przetwarzania (latency), , podaj minimalna szerokosc wyjsciowej sciezki
danych nie powodujaca obcinania wyniku

FOUT = | [(A+B)*K + A*L] A if A>B
| [(A+B)*K+B*L]*B if A<=B

gdzie A,B- wejscia 8 bitowe; K,L - stałe 4bitowe

Piotr Czak
-
-
Posty: 22
Rejestracja: 1 lut 2009, o 20:07
Lokalizacja: Wejherowo

Postautor: Piotr Czak » 3 lut 2009, o 19:14

Hej

to znów ja, odpowiem Ci na to pytanie poprzez meila bo będzie prościej :)

Pozdrawiam
Piotrek

Ciapek84
-
-
Posty: 1
Rejestracja: 9 lut 2009, o 14:59
Lokalizacja: Leszno

Postautor: Ciapek84 » 9 lut 2009, o 15:05

Witam, też bym prosił o wysłanie odpowiedzi na to pytanie na e-mail. Byłbym bardzo wdzięczny, też mi jest to potrzebne do szkoły...

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 14 gości