Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

układ iteracyjny

Moderatorzy: Jacek Bogusz, Moderatorzy

boleq
-
-
Posty: 3
Rejestracja: 12 lis 2008, o 19:34
Lokalizacja: gdańsk

układ iteracyjny

Postautor: boleq » 12 lis 2008, o 19:44

witam wszystkich
moze mnie ktos naprowadzic jak zaczac wogóle to zadanko: Zaprojektuj iteracyjny układ kombinacyjny porównujący 5-bitowe liczby dwójkowe z liczbą 30 (10) z przeniesieniem od pozycji bardziej znaczącej do mniej znaczącej.
Bardzo prosze o pomoc nie chodzi mi o gotowe rozwiazanie ale o to od czego mam zaczac.
Prosze!

rafszym
-
-
Posty: 44
Rejestracja: 4 gru 2007, o 12:39
Lokalizacja: Warszawa

Postautor: rafszym » 14 lis 2008, o 18:53

3-wejściowa bramka XOR. dla najstarszych bitów na trzecie wejście bramki daj zero.
dla pozostałych bitów dane wyjście XORa dołącz do jednego z wejść XORa dla bitów "niższych". wyjściem układu jest wyjście XORa dla najmłodszych bitów.
jeśli info o równości ma być w stanie 1 to daj negację.

pzdr.

tg3a
-
-
Posty: 243
Rejestracja: 26 maja 2008, o 19:46
Lokalizacja: Warszawa

Postautor: tg3a » 14 lis 2008, o 21:12

Chyba jednak niezupełnie. Jeśli z wyższej pozycji będzie się propagował sygnał niezgodności, i na danej pozycji również będzie niezgodność, to sygnał wyjściowy lub propagacja do pozycji niższej wypracowany przez 3-wejściowy XOR danej pozycji będzie odpowiadał stanowi zgodności.
Ale ogólna idea jest dobra, tylko trzeba ją nieco zmodyfikować (same XOR-y nie wystarczą). W miarę potrzeby napiszę jak.
Aha, i jeszcze jedno. Gdyby chodziło nie tylko o stwierdzenie nierówności liczb, ale również o wskazanie, która jest większa, to zadanie się robi troszkę trudniejsze, i z XOR-ów trzebaby zrezygnować (może i nie, ale ich zastosowanie już przestaje być aż tak oczywiste).
Pozdrawiam.

rafszym
-
-
Posty: 44
Rejestracja: 4 gru 2007, o 12:39
Lokalizacja: Warszawa

Postautor: rafszym » 15 lis 2008, o 16:05

dzięki, tego nie zauważyłem...

zatem może taki układ: 2-wejściowy XOR do porównania każdej pary bitów, a do generacji "przeniesienia" bramka 2-wejsciowa OR. na jedno jej wejście dajemy wyjście XORa a na drugie wyjście ORa z komórki starszej. wyjście całego układu jak poprzednio. dowolna liczba jedynek na wyjsciach XORów da zawsze 1 na wyjściu komparatora, czyli nierówność.

pzdr.

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 16 gości