Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

Pomoc przy VHDL z Pascala

Moderatorzy: Jacek Bogusz, Moderatorzy

kochzg
-
-
Posty: 5
Rejestracja: 11 maja 2007, o 10:02
Lokalizacja: internet

Pomoc przy VHDL z Pascala

Postautor: kochzg » 11 maja 2007, o 10:04

Mam pewną procedure w Pascalu którą chce zaimpledować do układu programowalnego ALTERY w jezyku VHDL. Próbowałem to zrobić sam ale marnie mi to idzie.
Wiec jezeli ktos moze mi pomoc to byłby wdzieczny:

Tak wygląda kod w Pascalu:

Kod: Zaznacz cały

n_e:=6; //stała ktora bedzie mozna zmieniac nr_of_clock_periods:=20; // stała ktora bedzie mozna zmieniac cycle_nr[3..0] : OUT; //wyjscia mux_nr[3..0] : OUT; //wyjscia for i:=0 to n_e-2 do begin cycle_nr[]:=i; for k:=0 to nr_of_clock_periods do; // opoznienie kilka cykli zegara for j:=i+1 do n_e-1 do begin mux_nr[]:=j; end; end;
pozdrawiam
Kochzg

Piotr
Moderator
Moderator
Posty: 465
Rejestracja: 14 lut 2003, o 13:53
Lokalizacja: Warszawa
Kontaktowanie:

Postautor: Piotr » 11 maja 2007, o 20:12

Chetnie Ci pomoge, ale nie rozumiem tego zapisu (jest cos takiego jak OUT w Pascalu?). Mozesz opisac to co chcesz uzyskac?
pzdr
PZb

kochzg
-
-
Posty: 5
Rejestracja: 11 maja 2007, o 10:02
Lokalizacja: internet

Postautor: kochzg » 14 maja 2007, o 08:23

Oczywiście cześć kodu tzn:

Kod: Zaznacz cały

n_e:=6; //stała ktora bedzie mozna zmieniac nr_of_clock_periods:=20; // stała ktora bedzie mozna zmieniac cycle_nr[3..0] : OUT; //wyjscia mux_nr[3..0] : OUT; //wyjscia
odnosi sie do ustawien jakie ma zawierac program w VHDL, czyli cycle_nr i mux_nr ma byc 4 bitowymi portami wyjścia.

Również zapis: cycle_nr[]:=i; i mux_nr[]:=j; nie jest czysto Pascalowy, tylko wziety z AHDL. Dokładnie powinno być w progranie VHDL cycle_nr[3..0]:=i; i mux_nr[3..0]:=j.

Powyższe zagadnienie probowałem zrealizować w AHDL(MAX II Altera) jednak troche sie zapętliłem.

Zdrówka
Kochzg

piotreklc60
-
-
Posty: 5
Rejestracja: 28 cze 2006, o 22:56
Lokalizacja: Przemyśl

Postautor: piotreklc60 » 18 maja 2007, o 13:49

Witam
Mam drobne pytanie - jaka jest maksymalna długość stałych "nr_of_clock_periods" i "n_e" ?? Nie jest to sprecyzowane a do zaprojektowania układu jest to potrzebne.
Pozdrawiam
piotreklc60

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 90 gości