Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

Zadanie z Reprogramowalnych systemów cyfrowych

Moderatorzy: Jacek Bogusz, Moderatorzy

tomi001
-
-
Posty: 5
Rejestracja: 12 lut 2007, o 09:47
Lokalizacja: chojnice
Kontaktowanie:

Zadanie z Reprogramowalnych systemów cyfrowych

Postautor: tomi001 » 12 lut 2007, o 09:49

Mam taką prośbę do was muszę zrobić dwa zadania z Reprogramowalnych systemów cyfrowych i za bardzo nie wiem jak to zrobić, może wam się uda, a jak nie to chociaż troche zróbcie, nie musi być całe może być tylko wytłumaczone.

1 zadanie
1 Wykorzystując elementy NAND zbudować przerzutnik synchroniczny R bez zewnętrznego nopóżnienia Określić czas przełączenia przerzutnika na podstawie wykresów zależności czasowych Czas propagacji przez każdy element NAND przyjąc t=1ns W języku VHDL napisać model strukturalny i funkcjonalny danego przerzutnika
2 Wykorzystując elementy NAND zbudować przerzutnik MS JK Określić czas przełączenia przerzutnika na podstawie wykresów zależności czasowych Czas propagacji przez każdy element NAND przyjąc t=1ns Zaznaczyć sposób podłączenia wejść przygotowujących R i S do struktury przerzutnika W języku VHDL napisać model strukturalny i funkcjonalny danego przerzutnika
3. Wykorzystując elementy NOR zbudować zgodnie ze strukturą trzech przerzutników synchroniczny, którego zasada funkcjonowania została określona na rysunku http://members.lycos.co.uk/tomi001/2.11.png Określić czas przełączenia przerzutnika na podstawie wykresów zależności czasowych Czas propagacji przez każdy element NOR przyjąc t=1ns Zaznaczyć sposób podłączenia wejść przygotowujących R i S do struktury przerzutnika W języku VHDL napisać model strukturalny i funkcjonalny danego przerzutnika
4 .Zapoznać się ze składnią następujących elementów języka VHDL
-constant
-variable
-port map
-signal
-if..then
-case..when
--attribute

Zadanie 2

1 Zbudować i narysować jednobitowy rejestr zadany w http://members.lycos.co.uk/tomi001/6.png Napisać program w VHDL funkcjonalny i strukturalny odpowiadający temu rejestrowi Narysowac wykresy czasowe pracy rejestru z uwzglednieniem czasu propagacji t sygnału przez element logiczny i czasu przełączenia t przerzutnika
2 Na podstawie zaprojektowanego w punkcie 1 rejestru jednobitowego zaprojektować funkcjonalnie rejestr n-bitowy zgodnie z http://members.lycos.co.uk/tomi001/6.png a nastepnie używając instrukcji GENERATE zaprojektować ten rejestr strukturalnie
3 Zbudować rejestry kilko-bitowe zgodnie z wariantem zadanym w http://members.lycos.co.uk/tomi001/7.png funkcjonalnie a nastepnie strukturalnie używając instrukcji GENERATE

Piotr
Moderator
Moderator
Posty: 465
Rejestracja: 14 lut 2003, o 13:53
Lokalizacja: Warszawa
Kontaktowanie:

Postautor: Piotr » 15 lut 2007, o 20:08

Nie masz wrazenia, ze Twoja prosba przekracza intuicyjnie wyczuwalne granice oczekiwania POMOCY?
Co najmniej polowe odpowiedzi znalazlbys w EP, gdybys zadal sobie trud poszukania.
Pzdr
PZb

tomi001
-
-
Posty: 5
Rejestracja: 12 lut 2007, o 09:47
Lokalizacja: chojnice
Kontaktowanie:

Postautor: tomi001 » 20 lut 2007, o 09:20

Co najmniej polowe odpowiedzi znalazlbys w EP, gdybys zadal sobie trud poszukania.
Tylko najpierw musi ta wyszukiwarka na Forum działać

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 60 gości