Znaleziono 5 wyników

autor: adivm
13 sty 2018, o 19:54
Forum: ARM (STM32, NXP, Stellaris i inne)
Temat: STM32F103 (blue pill), openocd (linux/Ubuntu), ST-link v2
Odpowiedzi: 0
Odsłony: 912

STM32F103 (blue pill), openocd (linux/Ubuntu), ST-link v2

Cześć,

poszukuję bezowocnie, jak do tej pory, sposobu jak zaprogramować pod Ubuntu z pomocą ST-Link v2
kontroler STM32F103 na płytce minimum development board znanej także jako blue pill.
Szukałem opisu dla openocd, ale nie znalazłem dla tej kombinacji programatora i mcu

Pozdrawiam
autor: adivm
4 sty 2018, o 14:57
Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
Temat: NIOS II, MAXimator, kurs w EP 12/2017
Odpowiedzi: 8
Odsłony: 1841

Re: NIOS II, MAXimator, kurs w EP 12/2017

Tutaj wrzuciłem swoje pliki projektu: https://github.com/adamvm/MAXimator , katalog NIOSbase
Projekt procesora znajduje się w podkatalogu CPU
autor: adivm
30 gru 2017, o 14:45
Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
Temat: NIOS II, MAXimator, kurs w EP 12/2017
Odpowiedzi: 8
Odsłony: 1841

Re: NIOS II, MAXimator, kurs w EP 12/2017

Nie wiem skąd może to wynikać, bo schemat jest zgodny z tym zamieszczonym wyżej ale Platform Designer (Qsys) zgłasza ostrzeżenie: Warning: Ingoring duplicate connection CLK.clk_reset/CPU.reset
autor: adivm
30 gru 2017, o 09:36
Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
Temat: NIOS II, MAXimator, kurs w EP 12/2017
Odpowiedzi: 8
Odsłony: 1841

Re: NIOS II, MAXimator, kurs w EP 12/2017

Dzień dobry, wykonałem projekt jeszcze raz od zera i udało się uruchomić, poprawnie pobiera ID i time stamp.
Dziękuję za pełny schemat połączeń.
Drobna uwaga, w Quartusie 17.1 Qsys nie występuje w menu, aktualna nazwa Platform Designer.
autor: adivm
27 gru 2017, o 13:28
Forum: PLD/FPGA i inne zagadnienia techniki cyfrowej
Temat: NIOS II, MAXimator, kurs w EP 12/2017
Odpowiedzi: 8
Odsłony: 1841

NIOS II, MAXimator, kurs w EP 12/2017

Cześć, na Quartusie 17.1 i swoim MAXimatorze próbuję przejść przez kurs opublikowany w grudniowej EP. Udało mi się skonfigurować procesor NIOS II i wgrać go do ukłAdu FPGA. Problemy pojawiają się później, nie odczytuje sysID dołączone w strukturze, mimo, że jest bloczek połączony z pamięcią. W Eclip...

Wyszukiwanie zaawansowane