Znaleziono 11 wyników
- 25 kwie 2012, o 00:27
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
Po sesji napewno bo to ciekawe tematy sa, a narazie musze sie zajac nauka, ktora mi tak duzo czasu zajmuje
- 25 kwie 2012, o 00:06
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
Juz niestety go nie powtorze, ewentualnie dostane slaba ocene za sprawozdanie, chociaz bede probowal jakos porozmawiac z prowadzacym o tym. Teraz mnie tranzystory czekaja
- 24 kwie 2012, o 23:54
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
Prawdopodobnie pokrecilem, chyba ze kaseta jest popsuta bo bylo tam kilka bramek i kazda dzialala podobnie. Nawet przy NOT bylo Uwe ~= Uwy.
Dzieki za pomoc.
Dzieki za pomoc.
- 24 kwie 2012, o 23:04
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
Wlasnie myslalem ze to jakie zasilanie podaje na uklad odczytuje z voltomierza Uwe (rysunek)
- 24 kwie 2012, o 22:45
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
To w takim razie zle wykonalem cwiczenie bo nie mierzylem napiecia na zasilaczu. Eh..
- 24 kwie 2012, o 22:27
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
Tak.Czyli podawałeś na oba wejścia bramki NAND napięcie zasilające?
To reasumujac Uwe<0,3*18 =5,4 - L, Uwe>0,7*18=12,6 - H.
Czyli jak podlaczylem bramke NAND, do ktorej podalem wyzej wyniki to podaje tak jakby na odwrot?
- 24 kwie 2012, o 22:10
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
Te L to literowka :) oto rysunek: http://imageshack.us/photo/my-images/41/80864588.jpg/ na kasecie bylo oczywiscie wiecej bramek. Zmienialem napiecie na zasilaczu i odczytywalem je na Uwe i nastepnie odnoszac sie do tego odczytywalem napiecie na Uwy. Jak pytalem prowadzacego to powiedzial ze tak ma ...
- 24 kwie 2012, o 21:36
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
Czyli mam rozumiec ze powinienem jeszcze mierzyc trzecim voltomierzem wartosc napiecia na zasilaczu? I ta wartosc *0,7 lub 0,3? ale skoro prowadzacy kazal mi polaczyc zasilacz bezposrednio z kaseta z bramkami i 2 voltomierze (na wejscie i wyjscie bramki) to napiecie zasialania nie powinno sie rownac...
- 24 kwie 2012, o 21:30
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
no tak, ale skoro napiecie zasilania jest z zakresu 3V-18V to jak mam z tego wyznaczyc 1/3 Vdd? bo chodzi mi tu o ustalenie stanu na wejsciu.
rozumiem ze 0,3*18 =5,4 i wszystko co nizej to L, 0,7*18=12,6 i wszystko co wyzej to L?
przykladowo ustawilem 8V na wejsciu wiec jaki to ma stan?
rozumiem ze 0,3*18 =5,4 i wszystko co nizej to L, 0,7*18=12,6 i wszystko co wyzej to L?
przykladowo ustawilem 8V na wejsciu wiec jaki to ma stan?
- 24 kwie 2012, o 20:53
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Re: Stany logiczne w ukladze CMOS
no wlasnie problem w tym ze juz czytalem ta instrukcje ale dalej nie moge tego zalapac. zalozmy ze testowalem bramke nand i zrobilem kilka pomiarow voltomierzem na wejsciu i wyjsciu i wyszly mi takie wyniki: Uwe [V] 4------6--------8------10-----12------14-------16 Uwy [V] 1,3----3,13----4,5----6,3-...
- 24 kwie 2012, o 19:25
- Forum: Elektronika - tematy dowolne
- Temat: Stany logiczne w ukladze CMOS
- Odpowiedzi: 22
- Odsłony: 12039
Stany logiczne w ukladze CMOS
Witam, ostatnio na laboratoriach z elektroniki sprawdzalem bramki logiczne w ukladzie CMOS (CD 4011). Musialem podlaczyc voltomierz na wejsciu i wyjsciu bramki, odczytac pomiary dla wartosci napiecia zasilania 3V-18V i sprawdzic czy bramki dzialaja poprawnie. Problem jest w tym ze nie bardzo wiem ja...