miernik częstotliwośći w vhdl

[przemosbb]

czesc mam problem z realizacja miernika częstotliwości w vhdl. Mam juz dekade liczników zliczajacych oraz wyswietlacze 7 seg. Nie mogę zrealizować automatu stanu sterującego zmiennym czasem otwarcia bramki (zależnie od zakresu pomiarowego), generatora czestotliwości wzorcowej oraz dzielnika częstotliwości wzorcowej. Jeśli ktoś wie o co mi chodzi lub zna osobę orientującą się w tym bardzo proszę o pomoc. Z góry serdeczne dzięki. Pozdrawiam

[gawel]

Częstotliwość wzorcową to musisz wziąść z zewnątrz (na zewnątrz zastosować gotowy generator, który będzie spełniał rolę generatora częstot. wzorcowej). Ta częstotliwość podzielić przy użyciu dekady liczącej (już taki element masz zdefiniowany). Wyjśia kolejnych dekad mogą być wybrane jako czas otwarcia bramki do zliczania impulsów. Jeżeli w trakcie zliczania impulsów (otwarcia bramki liczącej) nastąpi przepełnienie (musisz do swoich liczników dobudować wykrywanie przepełnienia licznika), to skracasz czas otwarcia bramki dziesięciokrotnie (przełączając się na wyjście poprzedniej dekady). Jeżeli po zakończeniu zliczania będziesz miał najstarszą cyfrę równą zero, do możesz wydłużyć czas otwarcia bramki przez przełączenie się na następną dekadę.

[Piotr]

Stary post, przegapilem :(( W sierpniowej lub wrzesniowej EP bedzie w VHDL. Byl w AHDL pare lat temu (AVT-267).
pzdr
PZb