Aktyw Forum

Zarejestruj się na forum.ep.com.pl i zgłoś swój akces do Aktywu Forum. Jeśli jesteś już zarejestrowany wystarczy, że się zalogujesz.

Sprawdź punkty Zarejestruj się

Błąd przy kompilacji

Moderatorzy: Jacek Bogusz, Moderatorzy

mariusz198787
-
-
Posty: 3
Rejestracja: 21 kwie 2008, o 11:13
Lokalizacja: wawa

Błąd przy kompilacji

Postautor: mariusz198787 » 1 maja 2009, o 10:51

Witam!

Przy kompilacji ciągle mam taki błąd Error: Top-level design entity "tonowy_generator" is undefined i za bardzo nie wiem o co chodzi

Awatar użytkownika
pajaczek
Moderator
Moderator
Posty: 2650
Rejestracja: 24 sty 2005, o 00:39
Lokalizacja: Winny gród

Postautor: pajaczek » 1 maja 2009, o 11:26

Przy kompilacji w czym, kompilacji czego... nie wiesz, że wróżki mają długi weekend?

Coś ("tonowy_generator") jest niezdefiniowane...

mariusz198787
-
-
Posty: 3
Rejestracja: 21 kwie 2008, o 11:13
Lokalizacja: wawa

Postautor: mariusz198787 » 1 maja 2009, o 11:30

kompiluje moduł klawiatury w VHDL który zosatał dodany do projektu o nazwie tonowy_generator
wróżki to może i mają wolne ja nie

Piotr Czak
-
-
Posty: 22
Rejestracja: 1 lut 2009, o 20:07
Lokalizacja: Wejherowo

Postautor: Piotr Czak » 4 maja 2009, o 10:20

Cześć,

zacznijmy od tego byś podał w jakim programie to kompilujesz, jakies makro do kompilacji. Przed Errorem powinny byc tez jakies warningi, itp. Przydalo by sie wiecej informacji.

Pozdrawiam

trryt
-
-
Posty: 119
Rejestracja: 3 maja 2004, o 15:08

Postautor: trryt » 4 maja 2009, o 23:23

Coś mi to ISE przypomina. A tam o ile pamiętam w komunikatach błedów były linki do helpa który dużo wyjaśniał, a jak nie to numer błędu można w googla i też się łatwo znajdzie wyjaśnienie. Ale to mi wygląda na że on nie widzi tego że ma to dodane, albo może literówka w nazwie....

rafszym
-
-
Posty: 44
Rejestracja: 4 gru 2007, o 12:39
Lokalizacja: Warszawa

Postautor: rafszym » 11 maja 2009, o 13:21

heja,
bez projektu trudno powiedzieć, ale sprawdź czy nazwa pliku VHDL, który jest Top-level, jest taka sama jak nazwa jego entity, powinny być. Również w części architecture...

pzdr.

Wróć do „PLD/FPGA i inne zagadnienia techniki cyfrowej”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 7 gości